Aprender › Ingeniería

Electrónica digital

Un circuito digital trabaja con dos niveles de voltaje, 0 y 1. Con ellos se representan números (en binario, con signo y con coma flotante), se calculan funciones lógicas con compuertas y, añadiendo memoria (flip-flops), se construyen contadores y máquinas de estado. Este tema recorre ese camino con las cuatro herramientas de Electrónica digital.

Ir al simulador

Sistemas numéricos

En un sistema posicional de base $b$ cada dígito vale su valor por una potencia de la base. El binario (base 2) usa 0 y 1; el octal (8) y el hexadecimal (16, dígitos 0–9 y A–F) son abreviaturas del binario, porque 8 = 2³ y 16 = 2⁴:

N = i \sum d_{i} b^{i} 1011. 1_{2} = 1 \cdot 2^{3} + 0 \cdot 2^{2} + 1 \cdot 2^{1} + 1 \cdot 2^{0} + 1 \cdot 2^{- 1} = 11.5

Conversión	Método
Base $b$ → decimal	Suma de dígito × $b^{posici \overset{o}{ˊ} n}$ (como arriba).
Decimal → binario, parte entera	Dividir entre 2 una y otra vez; los residuos, leídos de abajo hacia arriba, son los bits.
Decimal → binario, parte fraccionaria	Multiplicar por 2 una y otra vez; la parte entera de cada producto, leída de arriba hacia abajo, es el bit.
Binario ↔ octal / hexadecimal	Agrupar de 3 o de 4 bits desde la coma hacia los dos lados; cada grupo es un dígito.

Una fracción decimal finita puede ser infinita en binario:

0.1 = 0.0 \overline{0011}_{2}

. Por eso una computadora no guarda 0.1 exacto (en precisión simple guarda 0.100000001490116…).

Otros códigos: el BCD escribe cada dígito decimal con 4 bits (45 → 0100 0101) y el código Gray ordena los números de modo que dos consecutivos difieren en un solo bit ( $g = b \oplus (b ≫ 1)$ ); se usa en codificadores de posición y en los mapas de Karnaugh.

Enteros con signo y desbordamiento

Con $n$ bits hay $2^{n}$ patrones. Sin signo representan de 0 a $2^{n} - 1$ . Para los negativos casi todos los procesadores usan el complemento a 2: el bit de mayor peso vale $- 2^{n - 1}$ en lugar de $+ 2^{n - 1}$ , así que el rango es de $- 2^{n - 1}$ a $2^{n - 1} - 1$ (con 8 bits, de −128 a 127).

- x \to \overline{x} + 1 = 2^{n} - x V = c_{n - 1} \oplus c_{n}

Para cambiar de signo se invierten todos los bits y se suma 1. La ventaja es que la suma es la misma para números con y sin signo, y la resta $A - B$ es $A + \overline{B} + 1$ : un solo sumador sirve para todo. Lo que cambia es cómo se lee el resultado y cuándo es incorrecto:

Sin signo: el resultado no cabe si sale un acarreo del último bit (bandera C = 1).
Con signo: hay desbordamiento (V = 1) cuando dos números del mismo signo dan un resultado de signo contrario; equivale a que el acarreo que entra al bit de signo sea distinto del que sale.
Sumar dos números de signo distinto nunca desborda.

La rueda del complemento a 2 con 4 bits: sumar es girar, y pasar de 0111 a 1000 salta de +7 a −8.

Coma flotante IEEE 754

Los números reales se guardan en notación científica binaria. En precisión simple (32 bits) hay 1 bit de signo $s$ , 8 de exponente $E$ guardado con un sesgo de 127 y 23 de mantisa $m$ ; el 1 antes de la coma no se guarda (bit implícito):

x = (- 1)^{s} \cdot 1. m_{2} \cdot 2^{E - 127} 1 \leq E \leq 254

$E = 0$ se reserva para el cero y los números desnormalizados (sin bit implícito), y $E = 255$ para el infinito (mantisa 0) y NaN. Con 24 bits efectivos, la precisión es de unas 7 cifras decimales; un valor que no cabe se redondea al más cercano.

Álgebra de Boole y compuertas

Una variable lógica vale 0 o 1. Las tres operaciones básicas son AND (producto, $A B$ : vale 1 solo si las dos valen 1), OR (suma, $A + B$ : vale 1 si alguna vale 1) y NOT (complemento, $\overline{A}$ ). Cada una es una compuerta; NAND y NOR son AND y OR negadas, y XOR vale 1 cuando las entradas son distintas.

Símbolos de las compuertas, su expresión y su salida para cada combinación de entradas.

Ley	Forma con +	Forma con ·
Identidad y nulo	$A + 0 = A, A + 1 = 1$	$A \cdot 1 = A, A \cdot 0 = 0$
Complemento	$A + \overline{A} = 1$	$A \overline{A} = 0$
Idempotencia	$A + A = A$	$AA = A$
Absorción	$A + A B = A$	$A (A + B) = A$
Distributiva	$A + BC = (A + B) (A + C)$	$A (B + C) = A B + A C$
De Morgan	$\overline{A + B} = \overline{A} \overline{B}$	$\overline{A B} = \overline{A} + \overline{B}$

De Morgan explica por qué NAND sola (o NOR sola) basta para cualquier circuito: una suma de productos AND–OR se convierte en NAND–NAND negando dos veces cada producto.

Formas canónicas y mapas de Karnaugh

Toda función se puede escribir desde su tabla de verdad. Cada fila $m$ con salida 1 es un minitérmino, un producto con todas las variables (la que vale 0 va negada); la suma de los minitérminos es la forma canónica SOP, $Σ m (\dots)$ . Con las filas de salida 0 se forman maxitérminos (sumas) y la forma POS, $Π M (\dots)$ . Son correctas pero largas: hay que simplificarlas.

El mapa de Karnaugh dibuja la tabla de verdad de forma que celdas vecinas difieran en un solo bit: filas y columnas van en código Gray (00, 01, 11, 10) y los bordes opuestos también son vecinos. Dos celdas vecinas con 1 se juntan porque $A B + A \overline{B} = A$ : la variable que cambia desaparece.

Los grupos son rectángulos de 1, 2, 4, 8… celdas (potencias de 2), y pueden dar la vuelta por los bordes.
Cada grupo de $2^{k}$ celdas elimina $k$ variables: quedan las que no cambian dentro del grupo.
Se buscan los grupos más grandes posibles y el menor número de grupos que cubra todos los 1; un 1 puede estar en varios grupos.
Las celdas «no importa» (X, combinaciones que nunca ocurren) se usan como 1 solo si agrandan un grupo; no hace falta cubrirlas.
Agrupando los 0 en lugar de los 1 se obtiene la forma POS mínima.

Con más de 4 o 5 variables el mapa deja de ser práctico y se usa el método de Quine–McCluskey, que hace lo mismo con tablas: combina minitérminos que difieren en un bit hasta obtener los implicantes primos (grupos que ya no crecen); los esenciales (únicos que cubren algún 1) entran seguro, y si quedan 1 sin cubrir el método de Petrick elige la combinación más barata del resto.

Circuitos combinacionales

En un circuito combinacional la salida depende solo de las entradas de ese instante. Los bloques de siempre:

Bloque	Qué hace	Ecuaciones
Semisumador	Suma dos bits.	$S = A \oplus B, C = A B$
Sumador completo	Suma dos bits y el acarreo que llega.	$S = A \oplus B \oplus C_{in}, C_{o u t} = A B + C_{in} (A \oplus B)$
Multiplexor 4:1	Pasa a la salida la entrada que eligen $S_{1} S_{0}$ .	$Y = \overline{S_{1}} \overline{S_{0}} I_{0} + \overline{S_{1}} S_{0} I_{1} + S_{1} \overline{S_{0}} I_{2} + S_{1} S_{0} I_{3}$
Decodificador 2:4	Activa una sola salida, la del número de entrada.	$Y_{0} = \overline{A_{1}} \overline{A_{0}}, \dots, Y_{3} = A_{1} A_{0}$

Encadenando $n$ sumadores completos, cada uno pasando su acarreo al siguiente, se suman números de $n$ bits (sumador de acarreo en cascada). Es simple pero lento: el último bit espera a que el acarreo recorra toda la cadena.

Sumador de 4 bits con acarreo en cascada.

Circuitos secuenciales y flip-flops

Un circuito secuencial tiene memoria: su salida depende también de lo que pasó antes. El elemento de memoria más simple es el latch SR, dos NOR realimentadas que guardan un bit. Un flip-flop solo cambia en el flanco de subida del reloj (CLK), así que todo el circuito avanza al mismo tiempo, un paso por ciclo:

Flip-flop D: en cada flanco de subida (trazos) Q copia el valor que tiene D en ese instante; lo que hace D entre flancos no importa.

Flip-flop	Ecuación característica	Excitación: 0→0, 0→1, 1→0, 1→1
D	$Q^{+} = D$	D = 0, 1, 0, 1
T	$Q^{+} = T \oplus Q$	T = 0, 1, 1, 0
JK	$Q^{+} = J \overline{Q} + \overline{K} Q$	JK = 0X, 1X, X1, X0
SR	$Q^{+} = S + \overline{R} Q$ (SR = 0)	SR = 0X, 10, 01, X0

La tabla de excitación responde a la pregunta del diseño: para que el estado pase de $Q$ a $Q^{+}$ , ¿qué hay que poner en las entradas? Las X son libertades que el mapa de Karnaugh aprovecha.

Máquinas de estado

Una máquina de estados finitos describe un circuito secuencial como un conjunto de estados y las transiciones entre ellos. En una máquina de Moore la salida depende solo del estado (se escribe dentro del círculo); en una de Mealy, del estado y de la entrada (se escribe en la flecha como entrada/salida), y suele necesitar menos estados. El diseño sigue siempre los mismos pasos:

Diagrama de estados a partir del enunciado: qué tiene que recordar el circuito.
Tabla de estados: siguiente estado y salida para cada estado y cada entrada.
Asignación de códigos: con $S$ estados hacen falta $k = ⌈ lo g_{2} S ⌉$ flip-flops; los códigos sin usar son «no importa».
Tabla de transición y de excitación con el flip-flop elegido.
Un mapa de Karnaugh por cada entrada de flip-flop y cada salida, y el circuito.

Errores frecuentes

Leer los residuos de la división entre 2 de arriba hacia abajo: el primero es el bit de menor peso.
Agrupar de 4 bits desde la izquierda al pasar a hexadecimal: se agrupa desde la coma.
Confundir el acarreo final (C) con el desbordamiento con signo (V): 100 + 50 con 8 bits tiene C = 0 y V = 1.
Ordenar el mapa de Karnaugh en binario (00, 01, 10, 11) en lugar de Gray: los grupos dejan de ser válidos.
Olvidar que los bordes del mapa son vecinos, o hacer grupos de 3 o 6 celdas.
Tratar las X como 1 obligatorios y cubrirlas aunque no ayuden.
Escribir la salida de una máquina de Mealy dentro del estado, o la de una de Moore en la flecha.

Ejemplos resueltos

Ejemplo 1De decimal a binario, octal y hexadecimal

Escribe 45.625 en binario, en octal y en hexadecimal.

Solución

Parte entera, divisiones entre 2: 45 → 22 resto 1, 22 → 11 resto 0, 11 → 5 resto 1, 5 → 2 resto 1, 2 → 1 resto 0, 1 → 0 resto 1. De abajo hacia arriba: $45 = 10110 1_{2}$ .
Parte fraccionaria, multiplicaciones por 2: 0.625 × 2 = 1.25 → 1; 0.25 × 2 = 0.5 → 0; 0.5 × 2 = 1.0 → 1, y la fracción se acaba (exacta). De arriba hacia abajo: $0.625 = 0.10 1_{2}$ .
Octal, grupos de 3 desde la coma: 101 101 . 101 → 55.5. Hexadecimal, grupos de 4: 0010 1101 . 1010 → 2D.A.
Comprobación: $2 \cdot 16 + 13 + 10/16 = 45.625$ .

45.625 = 101101.10 1_{2} = 55. 5_{8} = 2 D.A_{16}

Resuélvelo en Simuveliq

En Ingeniería → Sistemas numéricos, en Conversión de bases, escribe 45.625 con la base 10.
La tarjeta Resultado en todas las bases da 10 1101.101, 55.5 y 2D.A, y Paso a paso muestra la tabla de divisiones, la de multiplicaciones y los grupos de 3 y de 4 bits.

Abrir en el simulador →

Ejemplo 2Complemento a 2 y desbordamiento

Con 8 bits: (a) escribe −45 en complemento a 2; (b) suma 100 + 50 y di si el resultado es correcto con signo y sin signo.

Solución

(a) +45 = 0010 1101. Se invierten los bits: 1101 0010, y se suma 1: 1101 0011. Comprobación: sin signo ese patrón vale 211 = 2⁸ − 45.
(b) 0110 0100 (100) + 0011 0010 (50) = 1001 0110. El acarreo que entra al bit de signo es 1 y el que sale es 0: C = 0 y V = 0 ⊕ 1 = 1.
Sin signo, 1001 0110 = 150: correcto (C = 0, cabe en 0…255). Con signo, el bit de signo es 1 y el patrón vale 150 − 256 = −106: dos positivos dieron un negativo, desbordamiento, porque 150 no cabe en −128…127.

−45 = 1101 0011; 100 + 50 = 1001 0110: 150 sin signo (correcto) y −106 con signo (desbordamiento, V = 1).

Resuélvelo en Simuveliq

En Sistemas numéricos, escribe −45 (base 10, n = 8 bits): la tabla de representaciones da complemento a 2 = 1101 0011, junto a signo y magnitud (1010 1101), complemento a 1 (1101 0010) y exceso 128 (0101 0011), y el paso a paso hace la inversión y el +1.
En Aritmética binaria (n bits), A = 100, B = 50 y A + B: la tarjeta muestra la fila de acarreos, las banderas C = 0 · V = 1 · N = 1 · Z = 0 y las dos lecturas, −106 «desbordamiento (V = 1)» y 150 «cabe».

Abrir en el simulador →

Ejemplo 3Un número en IEEE 754

Escribe −6.75 en coma flotante de precisión simple y da el patrón en hexadecimal.

Solución

Signo: negativo, $s = 1$ .
$6.75 = 110.1 1_{2}$ (6 = 110 y 0.75 = 0.11). Normalizado: $1.101 1_{2} \times 2^{2}$ .
Exponente guardado: $E = 2 + 127 = 129 = 1000000 1_{2}$ .
Mantisa: los bits después del 1 implícito, 1011, completados con ceros hasta 23 bits.
Patrón: 1 | 1000 0001 | 1011 000… → 1100 0000 1101 1000 0000… = 0xC0D80000. Como 6.75 es exacto en binario, el valor guardado es exacto (error 0).

−6.75 → s = 1, E = 129, mantisa 1011 0…0: 0xC0D80000.

Resuélvelo en Simuveliq

En Sistemas numéricos, en el panel IEEE 754 · 32 bits, escribe −6.75. La tarjeta pinta los 32 bits por campos, da «hex 0xC0D80000» y los cinco pasos (signo, binario, normalizar, exponente 2 + 127 = 129, mantisa).
Prueba con 0.1: el valor guardado ya no es exacto y la tarjeta muestra el error.

Abrir en el simulador →

Ejemplo 4Votador por mayoría

Tres jueces votan (A, B, C = 1 si aprueban). La salida F vale 1 si al menos dos aprueban. Halla F mínima en SOP y en POS.

Solución

Tabla de verdad: F = 1 en las filas con dos o tres unos, 011, 101, 110 y 111, es decir $F = Σ m (3, 5, 6, 7)$ .
En el mapa, m7 es vecino de m3, m5 y m6. Se forman tres parejas que comparten m7: m3–m7 (cambia A: queda $BC$ ), m5–m7 (cambia B: $A C$ ) y m6–m7 (cambia C: $A B$ ). Las tres son esenciales: cada una es la única que cubre su otro 1.
$F = A B + A C + BC$ . Agrupando los ceros (m0, m1, m2, m4, que forman tres parejas con m0) sale la POS $F = (A + B) (A + C) (B + C)$ , del mismo costo.

F = A B + A C + BC = (A + B) (A + C) (B + C)

Resuélvelo en Simuveliq

En Ingeniería → Mapas de Karnaugh, en Ejemplos, «Cargar» → Votador por mayoría (3 variables).
El mapa colorea los tres grupos; Expresiones da la SOP y la POS mínimas, las versiones solo NAND y solo NOR y el costo, y Quine–McCluskey paso a paso llega a los mismos tres implicantes primos esenciales. «Construir el circuito» → AND–OR lo arma en el simulador.

Abrir en el simulador →

Ejemplo 5Simplificar con «no importa»

Simplifica

F (A, B, C, D) = Σ m (1, 3, 7, 11, 15) + d (0, 2, 5)

Solución

Los 1 m3, m7, m15 y m11 llenan la columna CD = 11: grupo de 4, cambian A y B, queda $C D$ .
Falta m1. Solo, sería $\overline{A} \overline{B} \overline{C} D$ . Tomando la X de m5 como 1, el cuadrado m1, m3, m5, m7 (filas 00 y 01, columnas 01 y 11) es un grupo de 4: cambian B y C, queda $\overline{A} D$ .
Las X de m0 y m2 no ayudan a ningún grupo necesario y se quedan como 0. Factorizando, la POS es $D (\overline{A} + C)$ , aún más barata.

F = C D + \overline{A} D = D (\overline{A} + C)

Resuélvelo en Simuveliq

«Cargar» → Con «no importa»: Σm(1,3,7,11,15) + d(0,2,5). El mapa muestra las X y los dos grupos; Expresiones da la SOP $C D + \overline{A} D$ , la POS $D (\overline{A} + C)$ y el costo de cada una («conviene POS»).
En Quine–McCluskey, las X entran a las combinaciones marcadas «(X)», pero no son columnas de la tabla de implicantes: no hay que cubrirlas.

Abrir en el simulador →

Ejemplo 6Función cíclica (método de Petrick)

Simplifica

F (A, B, C) = Σ m (0, 1, 2, 5, 6, 7)

Solución

Los seis 1 forman un anillo de parejas y hay seis implicantes primos de 2 celdas: $\overline{B} C$ (1, 5), $B \overline{C}$ (2, 6), $\overline{A} \overline{C}$ (0, 2, que da la vuelta por los bordes), $\overline{A} \overline{B}$ (0, 1), $A C$ (5, 7) y $A B$ (6, 7).
Cada 1 está en dos de ellos, así que ninguno es esencial: el mapa no dice por dónde empezar.
Petrick: para cada minitérmino, la suma de los implicantes que lo cubren, y se exige que el producto valga 1: $(P_{3} + P_{4}) (P_{1} + P_{4}) (P_{2} + P_{3}) (P_{1} + P_{5}) (P_{2} + P_{6}) (P_{5} + P_{6})$ . Los productos más baratos tienen 3 términos: $P_{1} P_{3} P_{6}$ y $P_{2} P_{4} P_{5}$ .

Dos soluciones mínimas:

F = \overline{A} \overline{C} + \overline{B} C + A B

F = \overline{A} \overline{B} + B \overline{C} + A C

Resuélvelo en Simuveliq

«Cargar» → Función cíclica (Petrick). Quine–McCluskey dice «No hay implicantes esenciales (función cíclica)», escribe el producto de Petrick y elige P3, P1, P6: $\overline{A} \overline{C} + \overline{B} C + A B$ , los grupos del mapa.

Abrir en el simulador →

Ejemplo 7Sumador completo

Diseña un circuito que sume tres bits A, B y

C_{in}

y dé la suma S y el acarreo

C_{o u t}

Solución

Tabla de verdad: la suma de tres bits va de 0 a 3 = 11₂. S es el bit bajo y vale 1 cuando hay un número impar de unos: $S = Σ m (1, 2, 4, 7) = A \oplus B \oplus C_{in}$ (el mapa de S es un tablero de ajedrez, sin parejas: XOR).
$C_{o u t}$ vale 1 con dos o tres unos: es el votador por mayoría del ejemplo 4, $C_{o u t} = A B + A C_{in} + B C_{in}$ .
Para reutilizar la XOR de A y B se escribe $C_{o u t} = A B + C_{in} (A \oplus B)$ : si A y B son 1 hay acarreo; si solo uno es 1, hay acarreo cuando llega $C_{in}$ . Son 5 compuertas: dos XOR, dos AND y una OR.
Comprobación: 1 + 1 + 0 = 2 = 10₂, así que S = 0 y $C_{o u t}$ = 1; y 1 + 1 + 1 = 3 = 11₂, S = 1 y $C_{o u t}$ = 1.

S = A \oplus B \oplus C_{in}

C_{o u t} = A B + C_{in} (A \oplus B)

Resuélvelo en Simuveliq

En Ingeniería → Circuitos digitales, «Cargar ejemplo» → Sumador completo. Haz clic en los interruptores A, B y Cin y mira los LED S y Cout.
La tabla de verdad que el simulador obtiene del circuito da S = 0, 1, 1, 0, 1, 0, 0, 1 y Cout = 0, 0, 0, 1, 0, 1, 1, 1 para las filas 000 a 111, con las expresiones (A ⊕ B) ⊕ Cin y (A ⊕ B)Cin + AB.

Abrir en el simulador →

Ejemplo 8Detector de la secuencia 101

Un bit X llega en cada ciclo de reloj. Diseña una máquina de Mealy con flip-flops D cuya salida Z valga 1 al recibir el último 1 de cada 101, aceptando traslape (10101 da dos detecciones).

Solución

Estados según lo que se lleva de la secuencia: S0 = nada, S1 = «1», S2 = «10». Desde S2, un 1 completa 101 (Z = 1) y ese 1 ya es el comienzo de otra: se va a S1 (traslape). Un 0 en S2 da «100», que no sirve: vuelve a S0.
Tres estados → $k = ⌈ lo g_{2} 3 ⌉ = 2$ flip-flops: S0 = 00, S1 = 01, S2 = 10; el código 11 no se usa (X).
Con flip-flops D, $D = Q^{+}$ : $Q_{1}^{+} = 1$ solo al ir a S2 (desde S1 con X = 0), y $Q_{0}^{+} = 1$ al ir a S1, que ocurre con todo X = 1. Con las X del código 11, los mapas dan $D_{1} = Q_{0} \overline{X}$ , $D_{0} = X$ y $Z = Q_{1} X$ .
Comprobación con X = 1 0 1 0 1: estados S0 → S1 → S2 → S1 → S2 → S1 y Z = 0 0 1 0 1, dos detecciones.

D_{1} = Q_{0} \overline{X}

D_{0} = X

Z = Q_{1} X

Resuélvelo en Simuveliq

En Ingeniería → Máquinas de estado, en Ejemplos, «Cargar» → Detector de 101 (Mealy, con traslape).
Se ven el Diagrama de estados, la Tabla de transición y de excitación · D (con «Con 3 estados hacen falta k = ⌈log₂ 3⌉ = 2 flip-flops») y las Ecuaciones mínimas con su mapa: D1 = Q0X̄, D0 = X, Z = Q1X. «Construir el circuito en el simulador» lo arma con su reloj para probarlo.

Abrir en el simulador →

Ejemplo 9Contador módulo 5 con flip-flops T

Diseña un contador que recorra 0, 1, 2, 3, 4, 0… con flip-flops T, y cuya salida Z valga 1 en el 4.

Solución

Cinco estados → 3 flip-flops ( $Q_{2} Q_{1} Q_{0}$ , del 000 al 100); los códigos 101, 110 y 111 nunca aparecen: X.
Con T, $T = Q \oplus Q^{+}$ : un flip-flop se activa cuando su bit tiene que cambiar. De 011 a 100 cambian los tres ( $T_{2} T_{1} T_{0} = 111$ ) y de 100 a 000 solo $Q_{2}$ (100).
Tabla de excitación para 000, 001, 010, 011, 100: $T_{2}$ = 0, 0, 0, 1, 1; $T_{1}$ = 0, 1, 0, 1, 0; $T_{0}$ = 1, 1, 1, 1, 0.
Mapas con las X: $T_{2} = Q_{2} + Q_{1} Q_{0}$ , $T_{1} = Q_{0}$ , $T_{0} = \overline{Q_{2}}$ , y la salida de Moore $Z = Q_{2}$ .

T_{2} = Q_{2} + Q_{1} Q_{0}

T_{1} = Q_{0}

T_{0} = \overline{Q_{2}}

Z = Q_{2}

Resuélvelo en Simuveliq

«Cargar» → Contador módulo 5 (T). La tabla de excitación dice «Los 3 códigos sin usar se tratan como «no importa» (X)» y las Ecuaciones mínimas dan T2 = Q2 + Q1Q0, T1 = Q0, T0 = Q̄2 y Z = Q2.
Cambia los flip-flops a D o JK en Implementación para comparar cuántas compuertas necesita cada uno.

Abrir en el simulador →

Temas relacionados

Circuitos eléctricos de corriente directaLey de Ohm, leyes de Kirchhoff, serie y paralelo, transformación Δ–Y, superposición, análisis nodal, Thévenin y transitorios RC y RL.

← Todos los temas Ir al simulador